ntel®Cyclone®10 LP fpga针对低成本和低静态功耗进行了优化。使其成为大批量和成本敏感应用的理想选择。旋风10 LP设备提供高密度的可编程门，在船上资源和通用I/ o。这些资源满足的要求I/O扩展和片对片接口。旋风10 LP架构适合智能以及跨多个细分市场的互联终端应用:

　　•医疗、消费和智能能源免费但功能强大的Quartus®Prime Lite Edition设计工具软件套件满足几类用户的要求:

　　•学生和业余爱好者谁是新的FPGA需要访问完整IP Base Suite的高级用户可以订阅Quartus Prime标准版或单独购买许可证。

　　•可配置为RAM(单端口，简单双端口或真双端口)，FIFO缓冲区或ROM嵌入式乘数块•一个18 × 18或两个9 × 9倍频模式，可级联•用于算法加速的完整DSP ip套件时钟网络•驱动整个设备的全局时钟，提供所有设备象限•多达15个专用时钟引脚，可驱动多达20个全球时钟锁相环(锁相环)•多达四个通用锁相环•提供强大的时钟管理和合成通用I / o(GPIOs)•支持多种I/O标准•可编程I/O功能•真实LVDS和仿真LVDS发射器和接收器•片上终端(OCT)SEU缓解在配置和操作期间检测SEU•主动串行(AS)，无源串行(PS)，快速无源并行(FPP)•JTAG配置方案•配置数据解压缩•远程系统升级嵌入式乘数每个嵌入乘数块在旋风10 LP设备支持一个人18 × 18位乘法器或两个单独的9 × 9位乘法器。你可以把乘数块形成更宽或更深的逻辑结构。您可以使用以下命令控制嵌入的乘法器块的操作选项:•参数化相关的IP核与Quartus Prime参数编辑器•直接用VHDL或Verilog HDL推断乘数英特尔及其合作伙伴为Cyclone 10 LP设备提供流行的DSP ip，包括:•有限脉冲响应(FIR)•快速傅里叶变换(FFT)•数控振荡器(NCO)功能为了简化DSP设计流程，DSP Builder工具集成了Quartus Prime软件与MathWorks Simulink和MATLAB设计环境。嵌入式内存块嵌入式存储器结构由M9K存储器块列组成。每个M9KCyclone 10lp设备的内存块提供9kb的片上内存。你可以级联记忆块以形成更宽或更深的逻结构。您可以将M9K内存块配置为RAM、FIFO缓冲区或ROM。时钟和锁相环Cyclone 10 LP设备具有全球时钟(GCLK)网络，专用时钟引脚和通用锁相环。•多达20个驱动整个设备的GCLK网络•多达15个专用时钟引脚•最多四个通用锁相环，每个锁相环有五个输出锁相环为Cyclone 10 LP提供了强大的时钟管理和合成设备。在用户模式下，可以动态地重新配置pll来改变时钟相位或频率。FPGA通用I/OCyclone 10 LP设备提供高度可配置的gpio，具有以下功能:•支持20多个流行的单端和差分I/O标准。•可编程总线保持，上拉电阻，延迟和驱动强度。•可编程回转速率控制，以优化信号完整性。•校准片上系列终端(RS OCT)或驱动器阻抗匹配(RS)用于单端I/O标准。•使用逻辑实现LVDS SERDES的真实和仿真LVDS缓冲区设备核心中的元素。•热插座支持。配置Cyclone 10 LP设备使用SRAM单元来存储配置数据。配置数据在气旋10 LP设备每次上电时下载。可以使用EPCS或EPCQ (asx1) flash配置设备保存配置数据和配置Cyclone 10 LP fpga。•旋风10 LP设备支持1.5 V, 1.8 V, 2.5 V, 3.0 V和3.3 V编程电压和几种配置方案。•单事件干扰(SEU)缓解功能检测循环冗余检查(CRC)错误自动在配置期间和可选在用户model1期间。